工艺演进与良率

无变化 · 🟢 7/10

摘要

维持 🟢——三品类工艺演进按路线图推进,新节点良率爬坡正常,未出现多品类同时完成代际切换导致 bit/wafer 跳升的供给冲击信号。

推理链

  1. DRAM 制程:1gamma 按计划量产爬坡。Micron FQ1-26 财报确认 1gamma(首个引入 EUV 的 DRAM 节点)良率爬坡速度超过 1beta 创纪录水平,将成为 CY2026 DRAM bit growth 的主要驱动力,产出集中在下半年。1gamma 较 1beta 提升 30%+ bit density,但量产节奏符合路线图,未提前。SK Hynix 和 Samsung 的 1gamma 进度略后于 Micron,尚未大规模量产。(来源:MU FQ1-26 10Q、MU Investor Relations)
  1. NAND 层数:400+层开始量产但非多厂同时放量。Samsung V10(420-430层)已进入量产阶段,采用 hybrid bonding 技术。Kioxia 加速 BiCS10(332层)至 2026 年量产,2026 全年产能已售罄。YMTC 在 300 层级别推进但受实体清单限制扩产规模。三线并非同时放量——Samsung 400+层领先,Kioxia 332 层跟进,YMTC 受限。当前尚处 🟢 可控范围。(来源:DigiTimes 2026-02-18、TrendForce 2025-02-26、Tom's Hardware)
  1. HBM 堆叠:12hi→16hi 过渡中,良率仍是瓶颈。HBM3E 12hi 是当前出货主力。三大厂均已启动 HBM4 量产(Samsung 宣布率先量产 HBM4,Micron HBM4 提前出货,SK Hynix 展示 16hi)。但 16hi 堆叠需将晶圆减薄至 ~30um(12hi 为 ~50um),良率在 50-60% 区间,技术挑战"formidable"。NVIDIA 要求 Q4 2026 交付 16hi,但实际大规模量产可能推至 2026 年底或 2027 年初。良率爬坡慢 = 供给释放慢 = 对持仓有利。(来源:TrendForce 2026-01-09、SemiWiki、news-brief 2026-02-18)
  1. DRAM bit supply growth 受限。IDC 预计 2026 DRAM 供给增长仅 16% YoY,低于历史均值。TrendForce 确认行业 CapEx 增长主要用于工艺升级和 hybrid bonding,而非产能扩张——cleanroom 空间有限。AI 相关产品(HBM + GDDR7)将消耗全球 DRAM 晶圆产能的约 20%,进一步挤压标准 DRAM 供给。(来源:TrendForce 2025-11-13、IDC 2026 报告)
  1. 技术壁垒结构性抬升信号持续。三大厂入驻 AMAT EPIC Center 联合攻关(Samsung 与 AMAT 在 HBM4 封装上达成联盟),说明下一代技术难度大到需要跨公司协作。Samsung 开发 PIM(存内处理)技术反映传统扩展路径受限、需新架构突破。后来者(长鑫/长江存储)差距进一步拉大——无 EUV、受出口管制、制程落后 2-3 代。(来源:news-brief 2026-02-15、2026-02-18 DigiTimes)
  1. 结论:三品类工艺演进均按路线图推进——DRAM 1gamma 量产中但产出集中 H2、NAND 400+层刚起步尚未多厂同时放量、HBM 16hi 良率仍在爬坡。技术壁垒持续抬升使供给释放天然减速。维持 🟢,置信度 7/10。

数据源